summaryrefslogtreecommitdiffstats
path: root/drivers/misc/habanalabs/include/gaudi2/asic_reg
ModeNameSize
-rw-r--r--arc_farm_arc0_acp_eng_regs.h16170logstatsplain
-rw-r--r--arc_farm_arc0_aux_masks.h35435logstatsplain
-rw-r--r--arc_farm_arc0_aux_regs.h17015logstatsplain
-rw-r--r--arc_farm_arc0_dup_eng_axuser_regs.h1747logstatsplain
-rw-r--r--arc_farm_arc0_dup_eng_regs.h17743logstatsplain
-rw-r--r--arc_farm_kdma_ctx_axuser_masks.h5731logstatsplain
-rw-r--r--arc_farm_kdma_ctx_axuser_regs.h1655logstatsplain
-rw-r--r--arc_farm_kdma_ctx_masks.h8892logstatsplain
-rw-r--r--arc_farm_kdma_ctx_regs.h2380logstatsplain
-rw-r--r--arc_farm_kdma_kdma_cgm_regs.h709logstatsplain
-rw-r--r--arc_farm_kdma_masks.h16583logstatsplain
-rw-r--r--arc_farm_kdma_regs.h3883logstatsplain
-rw-r--r--cpu_if_regs.h18149logstatsplain
-rw-r--r--dcore0_dec0_cmd_masks.h9763logstatsplain
-rw-r--r--dcore0_dec0_cmd_regs.h1920logstatsplain
-rw-r--r--dcore0_edma0_core_ctx_axuser_regs.h1747logstatsplain
-rw-r--r--dcore0_edma0_core_ctx_regs.h2540logstatsplain
-rw-r--r--dcore0_edma0_core_masks.h17899logstatsplain
-rw-r--r--dcore0_edma0_core_regs.h4167logstatsplain
-rw-r--r--dcore0_edma0_qm_arc_aux_regs.h18743logstatsplain
-rw-r--r--dcore0_edma0_qm_axuser_nonsecured_regs.h1862logstatsplain
-rw-r--r--dcore0_edma0_qm_cgm_regs.h688logstatsplain
-rw-r--r--dcore0_edma0_qm_masks.h51930logstatsplain
-rw-r--r--dcore0_edma0_qm_regs.h28932logstatsplain
-rw-r--r--dcore0_edma1_core_ctx_axuser_regs.h1747logstatsplain
-rw-r--r--dcore0_edma1_qm_axuser_nonsecured_regs.h1862logstatsplain
-rw-r--r--dcore0_hmmu0_mmu_masks.h13355logstatsplain
-rw-r--r--dcore0_hmmu0_mmu_regs.h6841logstatsplain
-rw-r--r--dcore0_hmmu0_stlb_masks.h15996logstatsplain
-rw-r--r--dcore0_hmmu0_stlb_regs.h4011logstatsplain
-rw-r--r--dcore0_mme_acc_regs.h1755logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_arch_agu_cout0_master_regs.h1040logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_arch_agu_cout0_slave_regs.h1031logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_arch_agu_cout1_master_regs.h1040logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_arch_agu_cout1_slave_regs.h1031logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_arch_agu_in0_master_regs.h1022logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_arch_agu_in0_slave_regs.h1013logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_arch_agu_in1_master_regs.h1022logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_arch_agu_in1_slave_regs.h1013logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_arch_agu_in2_master_regs.h1022logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_arch_agu_in2_slave_regs.h1013logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_arch_agu_in3_master_regs.h1022logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_arch_agu_in3_slave_regs.h1013logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_arch_agu_in4_master_regs.h1022logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_arch_agu_in4_slave_regs.h1013logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_arch_base_addr_regs.h1130logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_arch_non_tensor_end_regs.h2406logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_arch_non_tensor_start_regs.h1098logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_arch_tensor_a_regs.h2125logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_arch_tensor_b_regs.h2125logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_arch_tensor_cout_regs.h2203logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_masks.h22056logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_mme_axuser_regs.h1770logstatsplain
-rw-r--r--dcore0_mme_ctrl_lo_regs.h4447logstatsplain
-rw-r--r--dcore0_mme_qm_arc_acp_eng_regs.h17274logstatsplain
-rw-r--r--dcore0_mme_qm_arc_aux_regs.h18167logstatsplain
-rw-r--r--dcore0_mme_qm_arc_dup_eng_axuser_regs.h1839logstatsplain
-rw-r--r--dcore0_mme_qm_arc_dup_eng_regs.h18863logstatsplain
-rw-r--r--dcore0_mme_qm_axuser_nonsecured_regs.h1816logstatsplain
-rw-r--r--dcore0_mme_qm_axuser_secured_regs.h1747logstatsplain
-rw-r--r--dcore0_mme_qm_cgm_regs.h674logstatsplain
-rw-r--r--dcore0_mme_qm_regs.h27890logstatsplain
-rw-r--r--dcore0_mme_sbte0_masks.h3486logstatsplain
-rw-r--r--dcore0_mme_sbte0_mstr_if_axuser_regs.h1816logstatsplain
-rw-r--r--dcore0_mme_wb0_mstr_if_axuser_regs.h1770logstatsplain
-rw-r--r--dcore0_rtr0_ctrl_regs.h8091logstatsplain
-rw-r--r--dcore0_rtr0_mstr_if_rr_prvt_hbw_regs.h7682logstatsplain
-rw-r--r--dcore0_rtr0_mstr_if_rr_prvt_lbw_regs.h6683logstatsplain
-rw-r--r--dcore0_rtr0_mstr_if_rr_shrd_hbw_regs.h7682logstatsplain
-rw-r--r--dcore0_rtr0_mstr_if_rr_shrd_lbw_regs.h6683logstatsplain
-rw-r--r--dcore0_sync_mngr_glbl_masks.h5332logstatsplain
-rw-r--r--dcore0_sync_mngr_glbl_regs.h34068logstatsplain
-rw-r--r--dcore0_sync_mngr_mstr_if_axuser_masks.h6410logstatsplain
-rw-r--r--dcore0_sync_mngr_mstr_if_axuser_regs.h1816logstatsplain
-rw-r--r--dcore0_sync_mngr_objs_masks.h3557logstatsplain
-rw-r--r--dcore0_sync_mngr_objs_regs.h1256314logstatsplain
-rw-r--r--dcore0_tpc0_cfg_axuser_regs.h1609logstatsplain
-rw-r--r--dcore0_tpc0_cfg_kernel_regs.h3500logstatsplain
-rw-r--r--dcore0_tpc0_cfg_kernel_tensor_0_regs.h1966logstatsplain
-rw-r--r--dcore0_tpc0_cfg_masks.h22268logstatsplain
-rw-r--r--dcore0_tpc0_cfg_qm_regs.h3272logstatsplain
-rw-r--r--dcore0_tpc0_cfg_qm_sync_object_regs.h716logstatsplain
-rw-r--r--dcore0_tpc0_cfg_qm_tensor_0_regs.h1870logstatsplain
-rw-r--r--dcore0_tpc0_cfg_regs.h5995logstatsplain
-rw-r--r--dcore0_tpc0_cfg_special_regs.h5228logstatsplain
-rw-r--r--dcore0_tpc0_eml_busmon_0_regs.h4177logstatsplain
-rw-r--r--dcore0_tpc0_eml_etf_regs.h2614logstatsplain
-rw-r--r--dcore0_tpc0_eml_funnel_regs.h1852logstatsplain
-rw-r--r--dcore0_tpc0_eml_spmu_regs.h3742logstatsplain
-rw-r--r--dcore0_tpc0_eml_stm_regs.h3160logstatsplain
-rw-r--r--dcore0_tpc0_qm_arc_aux_regs.h18455logstatsplain
-rw-r--r--dcore0_tpc0_qm_axuser_nonsecured_regs.h1839logstatsplain
-rw-r--r--dcore0_tpc0_qm_cgm_regs.h681logstatsplain
-rw-r--r--dcore0_tpc0_qm_regs.h28411logstatsplain
-rw-r--r--dcore0_vdec0_brdg_ctrl_axuser_dec_regs.h1862logstatsplain
-rw-r--r--dcore0_vdec0_brdg_ctrl_axuser_msix_abnrm_regs.h2023logstatsplain
-rw-r--r--dcore0_vdec0_brdg_ctrl_axuser_msix_l2c_regs.h1977logstatsplain
-rw-r--r--dcore0_vdec0_brdg_ctrl_axuser_msix_nrm_regs.h1977logstatsplain
-rw-r--r--dcore0_vdec0_brdg_ctrl_axuser_msix_vcd_regs.h1977logstatsplain
-rw-r--r--dcore0_vdec0_brdg_ctrl_masks.h28150logstatsplain
-rw-r--r--dcore0_vdec0_brdg_ctrl_regs.h7529logstatsplain
-rw-r--r--dcore0_vdec0_ctrl_special_regs.h5398logstatsplain
-rw-r--r--dcore1_mme_ctrl_lo_regs.h4447logstatsplain
-rw-r--r--dcore3_mme_ctrl_lo_regs.h4447logstatsplain
-rw-r--r--gaudi2_blocks_linux_driver.h2456864logstatsplain
-rw-r--r--gaudi2_regs.h25014logstatsplain
-rw-r--r--nic0_qm0_cgm_regs.h639logstatsplain
-rw-r--r--nic0_qm0_regs.h25285logstatsplain
-rw-r--r--nic0_qm_arc_aux0_regs.h16727logstatsplain
-rw-r--r--nic0_qpc0_regs.h22207logstatsplain
-rw-r--r--nic0_umr0_0_completion_queue_ci_1_regs.h757logstatsplain
-rw-r--r--nic0_umr0_0_unsecure_doorbell0_regs.h893logstatsplain
-rw-r--r--pcie_aux_regs.h6788logstatsplain
-rw-r--r--pcie_dbi_regs.h11034logstatsplain
-rw-r--r--pcie_dec0_cmd_masks.h9405logstatsplain
-rw-r--r--pcie_dec0_cmd_regs.h1850logstatsplain
-rw-r--r--pcie_vdec0_brdg_ctrl_axuser_dec_regs.h1816logstatsplain
-rw-r--r--pcie_vdec0_brdg_ctrl_axuser_msix_abnrm_regs.h1977logstatsplain
-rw-r--r--pcie_vdec0_brdg_ctrl_axuser_msix_l2c_regs.h1931logstatsplain
-rw-r--r--pcie_vdec0_brdg_ctrl_axuser_msix_nrm_regs.h1931logstatsplain
-rw-r--r--pcie_vdec0_brdg_ctrl_axuser_msix_vcd_regs.h1931logstatsplain
-rw-r--r--pcie_vdec0_brdg_ctrl_masks.h27250logstatsplain
-rw-r--r--pcie_vdec0_brdg_ctrl_regs.h7299logstatsplain
-rw-r--r--pcie_vdec0_ctrl_special_regs.h5228logstatsplain
-rw-r--r--pcie_wrap_regs.h14625logstatsplain
-rw-r--r--pcie_wrap_special_regs.h4718logstatsplain
-rw-r--r--pdma0_core_ctx_axuser_regs.h1586logstatsplain
-rw-r--r--pdma0_core_ctx_regs.h2260logstatsplain
-rw-r--r--pdma0_core_masks.h15596logstatsplain
-rw-r--r--pdma0_core_regs.h3670logstatsplain
-rw-r--r--pdma0_core_special_masks.h5901logstatsplain
-rw-r--r--pdma0_qm_arc_aux_regs.h16727logstatsplain
-rw-r--r--pdma0_qm_axuser_nonsecured_regs.h1701logstatsplain
-rw-r--r--pdma0_qm_axuser_secured_regs.h1632logstatsplain
-rw-r--r--pdma0_qm_cgm_regs.h639logstatsplain
-rw-r--r--pdma0_qm_masks.h45224logstatsplain
-rw-r--r--pdma0_qm_regs.h25285logstatsplain
-rw-r--r--pdma1_core_ctx_axuser_regs.h1586logstatsplain
-rw-r--r--pdma1_qm_axuser_nonsecured_regs.h1701logstatsplain
-rw-r--r--pmmu_hbw_stlb_masks.h14948logstatsplain
-rw-r--r--pmmu_hbw_stlb_regs.h3759logstatsplain
-rw-r--r--pmmu_pif_regs.h3233logstatsplain
-rw-r--r--psoc_etr_masks.h10146logstatsplain
-rw-r--r--psoc_etr_regs.h2222logstatsplain
-rw-r--r--psoc_global_conf_masks.h65365logstatsplain
-rw-r--r--psoc_global_conf_regs.h35389logstatsplain
-rw-r--r--psoc_reset_conf_masks.h100195logstatsplain
-rw-r--r--psoc_reset_conf_regs.h27900logstatsplain
-rw-r--r--psoc_timestamp_regs.h1251logstatsplain
-rw-r--r--rot0_desc_regs.h3262logstatsplain
-rw-r--r--rot0_masks.h9894logstatsplain
-rw-r--r--rot0_qm_arc_aux_regs.h16439logstatsplain
-rw-r--r--rot0_qm_axuser_nonsecured_regs.h1678logstatsplain
-rw-r--r--rot0_qm_cgm_regs.h632logstatsplain
-rw-r--r--rot0_qm_regs.h24764logstatsplain
-rw-r--r--rot0_regs.h2180logstatsplain
-rw-r--r--xbar_edge_0_regs.h4834logstatsplain
-rw-r--r--xbar_mid_0_regs.h4742logstatsplain
generated by cgit v1.2.3 (git 2.39.1) at 2024-07-19 00:57:16 +0000