summaryrefslogtreecommitdiffstats
path: root/drivers/accel/habanalabs/include/gaudi2/asic_reg/dcore0_tpc0_eml_etf_regs.h
blob: aee9cbc78c3d8b9017fe4f3eb87f19b3644322b2 (plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
/* SPDX-License-Identifier: GPL-2.0
 *
 * Copyright 2016-2020 HabanaLabs, Ltd.
 * All Rights Reserved.
 *
 */

/************************************
 ** This is an auto-generated file **
 **       DO NOT EDIT BELOW        **
 ************************************/

#ifndef ASIC_REG_DCORE0_TPC0_EML_ETF_REGS_H_
#define ASIC_REG_DCORE0_TPC0_EML_ETF_REGS_H_

/*
 *****************************************
 *   DCORE0_TPC0_EML_ETF
 *   (Prototype: ETF_1KB)
 *****************************************
 */

#define mmDCORE0_TPC0_EML_ETF_RSZ 0x2004

#define mmDCORE0_TPC0_EML_ETF_STS 0x200C

#define mmDCORE0_TPC0_EML_ETF_RRD 0x2010

#define mmDCORE0_TPC0_EML_ETF_RRP 0x2014

#define mmDCORE0_TPC0_EML_ETF_RWP 0x2018

#define mmDCORE0_TPC0_EML_ETF_TRG 0x201C

#define mmDCORE0_TPC0_EML_ETF_CTL 0x2020

#define mmDCORE0_TPC0_EML_ETF_RWD 0x2024

#define mmDCORE0_TPC0_EML_ETF_MODE 0x2028

#define mmDCORE0_TPC0_EML_ETF_LBUFLEVEL 0x202C

#define mmDCORE0_TPC0_EML_ETF_CBUFLEVEL 0x2030

#define mmDCORE0_TPC0_EML_ETF_BUFWM 0x2034

#define mmDCORE0_TPC0_EML_ETF_FFSR 0x2300

#define mmDCORE0_TPC0_EML_ETF_FFCR 0x2304

#define mmDCORE0_TPC0_EML_ETF_PSCR 0x2308

#define mmDCORE0_TPC0_EML_ETF_ITATBMDATA0 0x2ED0

#define mmDCORE0_TPC0_EML_ETF_ITATBMCTR2 0x2ED4

#define mmDCORE0_TPC0_EML_ETF_ITATBMCTR1 0x2ED8

#define mmDCORE0_TPC0_EML_ETF_ITATBMCTR0 0x2EDC

#define mmDCORE0_TPC0_EML_ETF_ITMISCOP0 0x2EE0

#define mmDCORE0_TPC0_EML_ETF_ITTRFLIN 0x2EE8

#define mmDCORE0_TPC0_EML_ETF_ITATBDATA0 0x2EEC

#define mmDCORE0_TPC0_EML_ETF_ITATBCTR2 0x2EF0

#define mmDCORE0_TPC0_EML_ETF_ITATBCTR1 0x2EF4

#define mmDCORE0_TPC0_EML_ETF_ITATBCTR0 0x2EF8

#define mmDCORE0_TPC0_EML_ETF_ITCTRL 0x2F00

#define mmDCORE0_TPC0_EML_ETF_CLAIMSET 0x2FA0

#define mmDCORE0_TPC0_EML_ETF_CLAIMCLR 0x2FA4

#define mmDCORE0_TPC0_EML_ETF_LAR 0x2FB0

#define mmDCORE0_TPC0_EML_ETF_LSR 0x2FB4

#define mmDCORE0_TPC0_EML_ETF_AUTHSTATUS 0x2FB8

#define mmDCORE0_TPC0_EML_ETF_DEVID 0x2FC8

#define mmDCORE0_TPC0_EML_ETF_DEVTYPE 0x2FCC

#define mmDCORE0_TPC0_EML_ETF_PERIPHID4 0x2FD0

#define mmDCORE0_TPC0_EML_ETF_PERIPHID5 0x2FD4

#define mmDCORE0_TPC0_EML_ETF_PERIPHID6 0x2FD8

#define mmDCORE0_TPC0_EML_ETF_PERIPHID7 0x2FDC

#define mmDCORE0_TPC0_EML_ETF_PERIPHID0 0x2FE0

#define mmDCORE0_TPC0_EML_ETF_PERIPHID1 0x2FE4

#define mmDCORE0_TPC0_EML_ETF_PERIPHID2 0x2FE8

#define mmDCORE0_TPC0_EML_ETF_PERIPHID3 0x2FEC

#define mmDCORE0_TPC0_EML_ETF_COMPID0 0x2FF0

#define mmDCORE0_TPC0_EML_ETF_COMPID1 0x2FF4

#define mmDCORE0_TPC0_EML_ETF_COMPID2 0x2FF8

#define mmDCORE0_TPC0_EML_ETF_COMPID3 0x2FFC

#endif /* ASIC_REG_DCORE0_TPC0_EML_ETF_REGS_H_ */